(1) 日本国特許厅 (JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭59—38996

⑤ Int. Cl.³G 11 C 11/34

識別記号 101 庁内整理番号 8320-5B ④公開 昭和59年(1984) 3月3日

発明の数 1 審査請求 有

(全 5 頁)

対ランダムアクセスメモリ装置

②特 願 昭57-148704

②出 願 昭57(1982)8月25日

仰発 明 者 飛田洋一

伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社北伊丹製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

⑩代 理 人 弁理士 葛野信一 外1名

明 細 碧

1. 発明の名称

ランダムアクセスメモリ装置

- 2. 特許請求の範囲
- - (2) 電圧保持回路は練り返し信号を受けてその

信号毎にワード級駆動信号を昇圧し所要電圧値に保持するようにしたことを特徴とする特許請求の範囲第1項記収のランダムアクセスメモリ装置。
3. 発明の詳細な説明

この発明は電界効果形トランジスタ(以下「FET」と略称する。)を用いたランダムアクセスメモリ装匠に保り、特にそのワード級駆動回路の改良に関するものである。

第1図は従来のランダムアクセスメモリ装置(以下「RAM」と昭称する。)の一部を示す回路構成図で、1ピット当り1個のFETをもつメモリセルかもピットと、それらを選ぶためのアドレスデコーダとワート線のブルダウン回路とが示されている。第1図において、(la)~(ld)はそれぞれ1ピットのメモリセルで、論型値ではまたはで(以下・1・またはでは は では のでは ないのとする。)のデータを記憶する一端接地の記憶容量(2)と、一方の主電極がこの記憶容量(2)のデータ既み出し、各き込みまたは保持するためのスイッチングFETとを備えている。

(4) はスイッチング F E T (3) の他方の主催極に接続 されメモリセル (la), (lc) についてのデータを伝 達するピツト級、(5)はメモリセル (la), (lb) のス イッチング F E T(3) の ォン (ON), オフ (OFF) を 制 御 するための信号が加えられるワード線で、スイツ チング F B T (3) の ゲートに接続されている。(G) はメ モリセル (1b), (1d) 用のピット級、(7)はメモリセ ル (1c), (1d) 用のワード級、(S)は端子群(9)から供 給されるアドレス信号 Azj . ---- , Azn . A., をデコードしてその出力(i/o , (i/) --- の中の 1 本に単圧を出すデコーダ回路、心、13はそれぞれ デコーダ回路(8)の出力(10),(11)のレベルに応じて端 子川へ供給されるワード徹底動信号 🎣 をワード 創(5)、(7)へ結合する F E T、No. 166 じそれぞれワー ド級(b), (7)の雑音を除去または仏滅するための FE T、如はワード級(6),(7)のブルダウン制御回路、 201はプルダウン FET(15), (1600 ゲート電極に接続さ れたプルダウン制御回路四の出力級、位は電源 端子、切、切はそれぞれクロックす。4の入力端 子、瓯は電源端子四と出力線切との間に接続され

ゲート電極を電源端子四に接続された負荷 FET、 四は同じく電源端子四と出力線 201との間に接続されゲート電極をクロックすの入力端子四に接続された予備充電用 FET、四は出力線 201とノード 208と の間に接続されゲート電極をクロックすの入力端子 201に接続された FET、四はノード 208と接地点と の間に接続されゲート電極を出力線 201に接続された FET である。

となり、ノード211のレベル v21 は、V - VTB からほ 性 V·nに低下する。 V は電源端子四への供給電圧、 V₁₈ は FET 251, 124のしきい値電圧である。このレ ベル v21 の低下後の値は FET 2011, 2011の ON 抵 抗の値によつて決まる。一般のプルダウン国路で は FET 四の ON 抵抗と FET 27. 29の ON 抵抗との 比を 50: 1 ないし 100: 1 程度に 砂定され、ノー ド側の電位レベルはViaよりわずかに大きい値に なる。従つて、 FET 161 . 181 は 弱く導通しているの て、ワード級(6), (7)は高抵抗ではあるが、 FET(85, Mを通して接地されることになる。次に時刻 t,と t,との間でアドレス信号が入りワード線(b)が選ば れるとノード(11)のレベルは"がとなり、ノード(10)は *1'に保持される。次に、時刻 t₂ でワード級駆動信 ちゃかかからごに変わり、これがそのまま FET02 を通してワード級(6)に伝えられワード級(6)がでか 5 1 に変わる。これによつてメモリセル (la), (lb)の FET(3)が海通しメモリセル (la), (lb)へのデ ータ苷き込みの状態が準備される。このとき FET (15)は ON 状態ではあるが、その抵抗とワード級(5)

の駆動信号側との抵抗比は非常に大きい(100:1 以上)のでワード線(6)のレベルの低下は殆んどなく、ワード線(6)の低圧はVになる。次に時刻 t3 でヒット線(4)に第2図に v4 で示すように入力データ信号のゴレベルが伝えられる。〔ビット線(4)にかいて t3 以前の電圧はメモリセル(1e)が記憶していたレベルによるが、これはこの発明とは直接関係ないので説明を省略している。〕

の料圧信号が、の発生回路プラク、「脳はその出力端子、「脚は駆動信号が、の出力端子」と具圧信号が、の出力端子」と発展、関は 脳動信号が、の出力端子はと振地点との間の寄生 容量である。

第4図は第3図の回路製作を説明するための信号波形図で、ここで出力端子側は第1図の端子側に対応し、脳動信号 ft はワード線(5)に伝わつているものとする。脳動信号 ft が時刻 t2 でがから i に上昇した後、時刻 t2 で昇圧信号 ft がでから i に上昇すると、昇圧容量既によつて駆動信号 ft のレベルが竜圧 V以上の値 Vx に上昇する。この上昇分 4 Vは

 $\Delta V = \left(\begin{array}{c} C_{33} / \left(\begin{array}{c} C_{33} + C_{34} \right) \right) \cdot V$ で与えられる。ここで、 C_{33} 、 C_{34} けそれぞれ容量 (M) 、(M) の容量値である。この ΔV をしきい値 選圧 V_{78} 以上にすることは容易にできるので、駆動信号 ϕ_{10} の 1^{7} レベル(第 4 図の V_{A})は $V + V_{78}$ 以上に上げることができる。ところが、このレベルは容質 (M) ないに著えられた 単初の はによつて決つてお

に接続されゲート電極を昇圧信号 / , の出力端子 G2 に接続された充電用 FET、(41) は ドレインとゲート 電極を ノード (49) に接続され ソース電極をワード 級駆動信号 / 。の発生回路 図の出力端子 (4) に接続された整流用 FET、(42) は ドレインとゲート電極とをワード級駆動信号 / 。の出力端子 (4) に接続され、ノースを電源端子 (2) に接続された クランプ用 FET である。

第6図は第5図の回路の動作を説明するための各部信号波形図で、時刻で2まではゲート線駆動信号がの波形は第4図と同じである。時刻で2後、昇圧信号が、によつてFET 361が ON 状態になると、繰り返し信号が、がからでで変化したとき、その変化分がFET 361のしきい値 世圧分を差し引いたマーV₁₈が昇圧容量図を通じてノード355に伝わり、ノード359のレベルが上昇し、整流用 FET (41)がON 状態となり、ノード351から出力端子141に向つて電流が流れ出力端子141の電圧レベルが上昇する。繰り返し信号がでからでに変ると、FET (41)はOFFになるので、出力端子141からノード351には

り、この電子が PET 06)を通して放電するので、徐々に低下して時刻 t3 までの時間が長くなつた場合、第4図に示すよりに電源電圧 V 以下の値 Va にまで低下する。以上のように従来の回路ではワード級 駆動信号 fa を昇圧してからメモリセルにデータを 書き込むまでの時間を長くとれないという欠点があつた。

この発明は以上のような点に鑑みてなされたもので、昇圧されたワード線のレベルが低下しないようにして、メモリセルにデータを書き込む時間の制約をなくすることを目的としている。

第5図はこの発明の一実施例におけるワード線 駆動信号発生回路のみを示す回路図で、その他の 部分は第1図の従来例と同様でよい。第1図、第 3図と同一符号は同等部分を示す。第5図におい て、回は繰り返し信号をの供給端子、189は一方 の主電極を端子即に、他方の主電極をノード師に、 ゲート電極を昇圧信号を、の出力端子師に接続され たFET、図はノード師とノード図との間に接続された昇圧容量、4位は電源端子位とノード図との間

電流は流れない。ノード四の電圧レベルは低下するが充電用 F E T full を通して V - V T II に充電される。上記信号 f c の繰り返し、昇圧容量 880 の結合作用、充電用 F E T full を介するノード四の充電、整流用 F E T (41)を介する出力端子 full の充電という一連の動作を行なうと出力端子 full の電圧は低下しなくなる。第 6 図において、繰り返し信号 f c と昇圧容量 f88 による電流 1 は次式で表わされる。

 $i = f \cdot c_{38} \cdot (v - v_{TH})$

ここで、 f は信号 ϕ_c の繰り返し周波数、 C_{38} は昇圧容量 G の登量値、 V_{TR} は F E T G G のしきい値電圧である。一般的な値として、 f=3 M H Z 、 V=5 V 、 $V_{TR}=0.5$ V 、また $C_{38}=5$ P F 程度に設定すると、

 $1=3\times10^6\times5\times10^{-12}\times(5-0.5)=67.5\mu_A$ となり、第1図にかけるブルダウンFETに流れる電流を $10\mu_A$ 程度に設定すればワード級駆動信号 ϕ_a のレベルを保持できる。

クランプ用 FET(42)はワード線駆動信号 👣 のレベルを必要以上に上昇させないようにするための
- FET で、第5 図の場合はそのレベルが V + V₇₈ 以上

に上昇しないように1個のクランプ用 FET (42)が 接続されている。必要によつてはこの FET を 2 個 以上にしてもよい。また、メモリセルからの読み 出し信号が大きくできるときはワード線駆動信号 りょのレベルは V + V_{TB} でなく、 V と V + V_{TB} との 間に設定してもよい。この場合は上述の電流 1 の 設定値を小さくすればよい。

以上詳述したように、この発明になるランダム アクセスメモリ芸能では複数個のメモリセルが接 銃され、その他端にはほぼしきい値電圧で制御さ れアクセス期間中のしや断状態が不完全なおそれ のあるクランプ用FETを接続されたワード線を 動するワード線駆動信号発生回路の出力をする ス期間中所要電圧に保持する電圧保持回路を記 たので、メモリセルへのデータの特き込みを完全 に行なりことができる。


4. 図面の簡単な説明


第1図は従来のRAMの一部を示す回路構成図、 第2図は第1図の回路の動作を説明するための各 部信号波形図、第3図は従来技術になるワート級 駆動回路の一例を示すプロック回路図、第4図は第3図の回路動作を説明するための各部信号波形図、第5図はこの発明の一実施例におけるワード線駆動信号発生回路のみを示す回路図、第6図は第5図の回路動作を説明するための各部信号波形図である。


図において、(la),(lb),(lc),(ld) はメモリセル、(li),(ld) はワード線、似はワード線駆動信号 / の供給端子、(li), 06 はクランプ用 FET、図は電源電圧 Vの供給端子、(li),06 はクランプ用 FET、図は電源電圧 Vの供給端子、(li)はリード線駆動信号 / の発生回路プロック、間は繰り返し信号 / cの供給端子である。


なお、図中同一符号は同一または相当部分を示す。


代理人 葛 野 信 一(外1名)











AN - 84-038996

TI - RANDOM ACCESS MEMORY DEVICE

PA - (2000601) MITSUBISHI ELECTRIC CORP

IN - HIDA, YOICHI

PN - 84. 03. 03 J59038996, JP 59-38996

AP - 82. 08. 25 82JP-148704, 57-148704

SO - 84. 06. 30 SECT. P, SECTION NO. 283; VOL. 8, NO. 141, PG. 29.

IC - G11C-011/34

JC - 45. 2 (INFORMATION PROCESSING--Memory Units)

AB - PURPOSE: To write data completely, by suppressing the level lowering of a boosted word line driving signal to remove the restriction of the time of the data write to a memory cell. CONSTITUTION: After a time t'(sub 2) an FET36 is turned on by a boosting signal .phi.P; and when a repeat signal .phi.C is changed from "0" to "1", an FET41 for rectification is turned on, and the voltage level of a word line driving signal .phi. W from an output terminal 14 rises. Meanwhile, when the signal . phi. C is changed from "1" to "0", the FET41 is turned off, and a boosting capacity 38 is charged through a charging FET40. By a series of operations of the repeat of the signal .phi.C, the coupling action of the boosting capacity 38, the charging of a node 39 through the FET40, and the charging of the output terminal 14 through the FET41, the voltage of the output terminal 14; namely, the level of the word line driving signal is not lowered. Thus, the restriction of the time of data write to the memory cell is removed to write data completely.